

情報工学

予想問題 第4回

(理論・変換系の重量級年)

必須問題：問題 1・2 選択問題：問題 4・6・7 より 2 問選択

試験時間：3 時間 配点：500 点満点

2018～2026 年度（一部 2006～2017 年度）の過去問分析に基づく自作予想問題

作成：Claude (Anthropic)

1 【必須問題】 アルゴリズムとプログラミング

配点：(1) 20 点, (2) 20 点, (3-1) 10 点, (3-2) 15 点, (4) 15 点, (5) 15 点, (6) 15 点, (7) 15 点

次ページの図 1 は ANSI C で記述されたプログラムであり, 10 進数で最大 d 桁の非負整数 n 個を最下位桁から順に整列 (sort) する LSD 基数ソート (least significant digit radix sort) を実装している。各桁の整列には, 値の範囲が 0~9 であることを利用した計数ソート (counting sort) を用いる。図 1 のプログラムに関する以下の各問に答えよ。

(1) プログラムの動作について以下の各小問に答えよ。

(1-1) プログラムが正しく動作するように, 空欄 (a), (b), (c) を埋めよ。(ヒント: 9 行目のループが終了した時点で $c[v]$ は「着目桁の値が v 以下である要素の個数」となっている必要がある。)

(1-2) 図 1 のプログラムを実行したとき, 19 行目のループの各反復 ($r = 0, 1, 2$) が終了した時点での配列 A の内容をそれぞれ示せ。また, プログラムが出力する内容を記述せよ。

(2) 整列の安定性 (stability) について以下の各小問に答えよ。

(2-1) 8 行目のループが終了した時点と, 9 行目のループが終了した時点における配列 c の内容を, $r = 0$ (1 の位に着目する場合) についてそれぞれ示せ。

(2-2) 10 行目のループが $i = n - 1$ から降順に走査している理由を, 整列の安定性 (stability) と関連付けて 2, 3 行で説明せよ。

(2-3) 各桁の整列に安定でないソートを用いると基数ソートが正しく動作しないことを, 2 要素からなる具体的な反例を挙げて説明せよ。

(3) 計算量について以下の各小問に答えよ。

(3-1) 要素数を n , 桁数を d , 各桁がとり得る値の種類数を k とする。関数 funcA 全体の時間計算量 (time complexity) と, 補助的に使用する記憶領域の大きさ (空間計算量, space complexity) をオーダ表記でそれぞれ示し, 根拠を述べよ。

(3-2) 比較に基づくソート (comparison sort) の最悪比較回数には $\Omega(n \log n)$ の下界 (lower bound) が存在することが知られている。基数ソートがこの下界より高速になり得るのはなぜか, 下界の導出が置いている前提に着目して 2, 3 行で説明せよ。

(3-3) 整列すべきデータが「0 以上 $n^3 - 1$ 以下の n 個の整数」である場合を考える。これらを 10 進数として扱うと桁数 d は n に依存して増加する。一方, 各要素を基数 n の数とみなして表現すれば桁数を定数に抑えられる。この場合の桁数 d と, 基数ソート全体の時間計算量をオーダ表記で示せ。

```
1 #include <stdio.h>
2 #define N 7
3
4 int digit(int x, int p) { return (x / p) % 10; }
5
6 void counting_sort(int A[], int B[], int n, int p) {
7     int C[10] = {0};
8     for (int i = 0; i < n; i++) C[digit(A[i], p)]++;
9     for (int v = 1; v < 10; v++) [ (a) ];
10    for (int i = n - 1; i >= 0; i--) {
11        C[digit(A[i], p)]--;
12        B[ [ (b) ] ] = A[i];
13    }
14 }
15
16 void funcA(int A[], int n, int d) {
17     int B[N];
18     int p = 1;
19     for (int r = 0; r < d; r++) {
20         counting_sort(A, B, n, p);
21         for (int i = 0; i < n; i++) A[i] = B[i];
22         [ (c) ];
23     }
24 }
25
26 int main(void) {
27     int A[N] = {329, 457, 657, 839, 436, 720, 355};
28     funcA(A, N, 3);
29     for (int i = 0; i < N; i++) printf("%d ", A[i]);
30     printf("\n");
31     return 0;
32 }
```

図1 プログラム

【必須問題】 計算機システムとシステムプログラム

配点：(1-1) 10 点, (1-2) 15 点, (1-3) 15 点, (1-4) 15 点, (2-1) 10 点, (2-2) 20 点, (2-3) 20 点, (2-4) 20 点

(1) 計算機における数の表現 (representation) について以下の各小問に答えよ。

IEEE 754 の単精度浮動小数点数 (single-precision floating-point number) は 32 ビットからなり、最上位ビットから順に符号部 (sign) 1 ビット、指数部 (exponent) 8 ビット、仮数部 (fraction) 23 ビットに分割される。指数部にはバイアス (bias) 127 が加えられた値が格納され、仮数部は正規化 (normalize) された仮数の小数部のみを格納する。すなわち、指数部の値を e ($1 \leq e \leq 254$)、仮数部の値を f とするとき、表される値は

$$(-1)^s \times \left(1 + \frac{f}{2^{23}}\right) \times 2^{e-127}$$

である。

(1-1) 10 進数 -6.5 を IEEE 754 単精度浮動小数点数で表したときの 32 ビットを、16 進数で答えよ。導出の過程も示すこと。

(1-2) 単精度浮動小数点数で表現できる正の数のうち、最小の正規化数 (normalized number) と最大の数を、2 のべき乗を用いた式で示せ。

(1-3) 単精度浮動小数点数において、1.0 に加えても値が変化しない正の数のうち最大のものを 2 のべき乗を用いて示せ。また、この事実が浮動小数点演算においてどのような問題を引き起こすかを、情報落ち (loss of trailing digits) の観点から 2, 3 行で説明せよ。

(1-4) 32 ビットの 2 の補数表現 (two's complement) による整数と、IEEE 754 単精度浮動小数点数とを比較する。同じ 32 ビットを用いていながら、浮動小数点数の方が広い範囲の数を表せる理由を 1, 2 行で述べよ。また、その代償として何が失われるかを述べよ。

(2) ページング (paging) 方式による仮想記憶 (virtual memory) を採用した計算機システムについて以下の各小問に答えよ。仮想アドレス (virtual address) は 32 ビット、ページサイズ (page size) は 4 KiB、実装されている物理メモリ (physical memory) は 1 GiB とする。

(2-1) ページ内オフセット (offset)、仮想ページ番号 (virtual page number)、物理フレーム番号 (physical frame number) のビット数をそれぞれ求めよ。

(2-2) 1 エントリ 4 バイトの 1 段ページテーブルを用いる場合の、1 プロセスあたりのページテーブルの大きさを求めよ。次に、仮想ページ番号を上位 10 ビットと下位 10 ビットに分割した 2 段ページテーブル (two-level page table) を用いる場合について、外側ページテーブルのエントリ数と内側ページテーブル 1 個あたりの大きさをそれぞれ求めよ。また、プロセスが仮想アドレス空間のごく一部しか使用しない場合に 2 段方式がメモリを節約できる理由を 2, 3 行で述べよ。

(2-3) 2 段ページテーブルにおいて、仮想アドレス 0x00403008 を物理アドレスに変換する過程を考える。表 1 に外側ページテーブルの一部を、表 2 に内側ページテーブルの一部を示す。このアドレスの外側インデックス、内側インデックス、オフセットをそれぞれ 16 進数で答えよ。さらに、得られる物理アドレスを 16 進数で求めよ。

索引	V	内側テーブルの所在
0	1	PT-A
1	1	PT-B
2	0	—

表 1 外側ページテーブル

索引	V	フレーム番号
1	1	0x00251
2	1	0x0011C
3	1	0x003A0
4	0	—

表 2 内側ページテーブル PT-B

(2-4) TLB (Translation Lookaside Buffer) のアクセス時間を 20 ns、主記憶のアクセス時間を 100 ns とする。1 段ページテーブルの場合、TLB ヒット時は「TLB 参照+主記憶 1 回」、TLB ミス時は「TLB 参照+ページテーブル参照+主記憶 1 回」の時間を要する。TLB ヒット率が 98 % のときの実効メモリアクセス時

間 (effective access time) を求めよ。また、2 段ページテーブルを用いた場合の実効メモリアクセス時間も求め、両者を比較して 2 段方式が抱えるトレードオフ (trade-off) を 1, 2 行で述べよ。

4 【選択問題】 計算理論

配点：(1) 25 点, (2) 15 点, (3) 20 点, (4-1) 15 点, (4-2) 25 点, (5-1) 15 点, (5-2) 10 点

プッシュダウンオートマトン (pushdown automaton) は $(Q, \Sigma, \Gamma, \delta, q_0, Z, F)$ で表される。 Q は状態 (state) の有限集合, Σ は入力アルファベット (input alphabet), Γ はスタックアルファベット (stack alphabet), δ は遷移関数 (transition function), q_0 は開始状態 (start state), $Z \in \Gamma$ はスタックの開始記号 (initial pushdown symbol), F は最終状態 (final state) の集合である。

遷移に付与するラベル $(r, s)/t$ ($r \in \Sigma \cup \{\varepsilon\}, s \in \Gamma, t \in \Gamma^*$) は, 入力から読み出す記号が r でスタックの先頭にある記号が s のとき, スタックからその s を取り去り, t をスタックに押し込むことを意味する。 t が複数の記号の場合は, 右側の記号から順にスタックに押し込む。 r が ε の場合は, 入力から記号を読み出さずに遷移を行う。 t が ε の場合は, スタックに記号を押し込まない。

受理 (acceptance) の方式として, 以下の二つを考える。

- **最終状態による受理** (acceptance by final state)：入力をすべて読み終えた時点で状態が F に属していれば, その入力を受理する。このときスタックの内容は問わない。
- **空スタックによる受理** (acceptance by empty stack)：入力をすべて読み終えた時点でスタックが空であれば, その入力を受理する。このとき状態は問わない。

また, 各時点において適用可能な遷移が高々一つであるプッシュダウンオートマトンを決定性 (deterministic) であるという。以下の各問に答えよ。

(1) $\Sigma = \{a, b, c\}, \Gamma = \{Z, A, B\}$ とする。中央に区切り記号 c を持つ回文 (palindrome) の言語 $L_1 = \{wcw^R \mid w \in \{a, b\}^*\}$ (w^R は w の反転 (reverse)) を最終状態による受理で認識する状態数 3 の決定性プッシュダウンオートマトンを構成したい。開始状態を q_0 , 最終状態を q_2 とするとき, 必要な遷移をすべて $(r, s)/t$ の形式で答えよ。

(2) 区切り記号を持たない偶数長の回文の言語 $L_2 = \{ww^R \mid w \in \{a, b\}^*\}$ は, 決定性プッシュダウンオートマトンでは認識できないことが知られている。 L_1 と異なり L_2 が決定性では認識できない直感的な理由を, 「どの時点でスタックへの積み込みから照合に切り替えるか」に着目して 2, 3 行で述べよ。

(3) 空スタックによる受理を行うプッシュダウンオートマトン $M = (Q, \Sigma, \Gamma, \delta, q_0, Z, \emptyset)$ が与えられたとき, M が受理する言語と同じ言語を最終状態による受理で認識するプッシュダウンオートマトン M' を構成したい。新しいスタックの開始記号 $Z_0 \notin \Gamma$, 新しい開始状態 $q_s \notin Q$, 新しい最終状態 $q_f \notin Q$ を導入するとき, M' の状態集合, スタックアルファベット, 最終状態の集合, および M の遷移に追加すべき遷移をそれぞれ示せ。また, その構成により M と M' が同じ言語を受理する理由を 2, 3 行で述べよ。

(4) 言語 L が空スタックによる受理を行う決定性プッシュダウンオートマトンで認識されるならば, L は語頭独立 (prefix-free) であることを示したい。ここで言語 L が語頭独立であるとは, L に属するどの語も L に属する他の語の真の接頭辞 (proper prefix) にならないことをいう。

(4-1) 言語 $\{a^n b^n \mid n \geq 1\}$ が語頭独立であることを証明せよ。(ヒント： $a^i b^i$ が $a^j b^j$ の真の接頭辞であると仮定し, 両者の $i+1$ 文字目に着目せよ。)

(4-2) 以下は, L が空スタックによる受理を行う決定性プッシュダウンオートマトン M で認識されるならば L が語頭独立であることの証明である。適切な記述で空欄 (ア)~(ウ) を埋めよ。

証明： L が語頭独立でないとは仮定する。すなわち, ある $u \in L$ と $v \neq \varepsilon$ が存在して $uv \in L$ であるとする。

M は決定性であるから, 入力 uv を読む計算において最初の $|u|$ 記号を読み終えるまでの動作は, 「空欄 (ア)」と完全に一致する。

$u \in L$ であり M は空スタックによる受理を行うから、 u を読み終えた時点で M のスタックは「空欄 (イ)」である。

ところが、遷移関数の定義よりいかなる遷移もスタックの先頭にある記号を取り去ることを要求するため、この状態からは「空欄 (ウ)」。したがって M は残りの v を読み進めることができず、 uv を受理できない。これは $uv \in L$ に矛盾する。

以上より仮定が誤りであり、 L は語頭独立である。(証明終)

(5) 文脈自由文法 (context-free grammar) G が与えられたとき、 $L(G)$ を空スタックによる受理で認識するプッシュダウンオートマトン M_G を構成する一般的な方法が知られている。 M_G は状態を一つだけ持ち、スタックに文法記号を積みながら最左導出 (leftmost derivation) を模倣する。

(5-1) 文法 G の生成規則 $X \rightarrow \alpha$ (X は変数、 α は文法記号列) に対して M_G が持つべき遷移、および終端記号 a に対して持つべき遷移を、それぞれ $(r, s)/t$ の形式で一般的に記述せよ。

(5-2) 小問 (4) の結果と、 $\{a^n b^n \mid n \geq 1\}$ が文脈自由言語であることを踏まえて、次の主張の真偽を理由とともに述べよ。「任意の文脈自由言語は、空スタックによる受理を行う決定性プッシュダウンオートマトンで認識できる。」

6 【選択問題】電子回路と論理設計

配点：(1) 15 点, (2) 15 点, (3) 10 点, (4) 10 点, (5-1) 15 点, (5-2) 30 点, (6) 15 点, (7) 15 点

図 1 に示すデータパス (datapath) は、4 ビットアップダウンカウンタ (up-down counter) SP と、8 ビットデータを 8 語 (word) 格納できるメモリ (memory) Memory A から構成される。クロック信号 (clock signal) CLK に同期して動作し、次の仕様をもつ抽象データ型 (abstract data type) を実現する。




図 1 対象とする専用ハードウェアのデータパス

- **SP**：4 ビットカウンタ（値の範囲は 0～15）。 $\text{rst}=1$ のとき CLK に同期して 0 に初期化される。 $\text{up}=1$ のとき CLK に同期して 1 増加し、 $\text{down}=1$ のとき CLK に同期して 1 減少する（ up と down が同時に 1 になることはない）。
- **Memory A**： $\text{w_en}=1$ のとき CLK に同期して、アドレス入力 adr （SP の下位 3 ビット）が指す番地に w_dat の 8 ビット値を書き込む。読み出しは常時行われ、 adr が指す番地の内容が r_dat に出力される。
- **push 操作**： $\text{w_en}=1$, $\text{up}=1$ とする。SP の現在値が指す番地への書き込みと、SP の増加が同一クロックで行われる。
- **pop 操作**： $\text{down}=1$ とする。このサイクルで SP が減少し、次のサイクルで r_dat に取り出すべき値が現れる。

以下の各問に答えよ。

(1) データパスの動作について以下の各小問に答えよ。

(1-1) リセット直後の状態から push 3, push 7, push 2, pop, pop, push 5 をこの順に実行した。各操作の完了直後における SP の値（2 進数）と、メモリの 0 番地から 2 番地までの内容を表にまとめよ。また、最後の push 5 の直後に pop を実行したとき r_dat に現れる値を答えよ。

(1-2) SP の値を (s_3, s_2, s_1, s_0) とする。「スタックが空である」ことを表す信号 E と、「スタックが満杯である（8 語すべてが使用中である）」ことを表す信号 F の論理式を、それぞれ積和標準形 (canonical sum-of-products form) で示せ。

(1-3) SP を 3 ビットではなく 4 ビットとしている理由を、小問 (2) の E と F の区別に着目して 2, 3 行で説明せよ。

(1-4) このデータパスが実現している抽象データ型の名称を答えよ。また、2026 年度に出題された「カウンタ 2 個とメモリ」からなる構成が実現する抽象データ型の名称を答え、データの取り出し順序の違いを 1, 2 行で述べよ。

(2) 制御回路の設計について以下の各小問に答えよ。外部からの要求信号 req_push , req_pop を受け取り、データパスを制御する制御回路 (control circuit) を、Moore 型同期式順序回路 (Moore synchronous sequential

circuit) として設計する。状態は待機状態 S_{IDLE} , 書き込み状態 S_{PUSH} , 読み出し状態 S_{POP} , エラー状態 S_{ERR} の 4 状態とする。動作は以下のとおりである。

- S_{IDLE} において $req_push=1$ かつ $F=0$ ならば S_{PUSH} へ遷移する。 $req_push=1$ かつ $F=1$ ならば S_{ERR} へ遷移する。
- S_{IDLE} において $req_pop=1$ かつ $E=0$ ならば S_{POP} へ遷移する。 $req_pop=1$ かつ $E=1$ ならば S_{ERR} へ遷移する。
- req_push と req_pop が同時に 1 のときは req_push を優先する。どちらも 0 のときは S_{IDLE} に留まる。
- S_{PUSH} , S_{POP} , S_{ERR} の次状態はいずれも S_{IDLE} である。
- 出力は, S_{PUSH} で $w_en=1$, $up=1$, S_{POP} で $down=1$, S_{ERR} で $err=1$ とし, それ以外の出力は 0 とする。

(2-1) この制御回路の状態遷移図を, 各状態における出力 (w_en , up , $down$, err) とともに示せ。

(2-2) 状態割り当てを $S_{IDLE} = (y_1, y_0) = (0, 0)$, $S_{PUSH} = (0, 1)$, $S_{POP} = (1, 0)$, $S_{ERR} = (1, 1)$ とし, 二つの D フリップフロップ (D flip-flop) で実現する。次状態 (D_1, D_0) および出力 err の論理式の最簡積和形 (最小積和形) を, req_push , req_pop , E , F , y_1 , y_0 を適切に用いて求めよ。

(3) 設計の評価と拡張について以下の各小問に答えよ。

(3-1) 小問 (2) の設計では, 1 回の push 操作または pop 操作を完了するのに S_{IDLE} を経由して 2 クロックサイクルを要する。連続する要求に対して 1 クロックサイクルあたり 1 操作を処理できるように改良したい。制御回路をどのように変更すればよいか, 具体的に述べよ。

(3-2) このハードウェアでは, メモリの容量が 8 語であるのに対し SP は 0~15 の値をとり得る。仮に $F=1$ の状態で push 操作が実行されてしまった場合, メモリのどの番地の内容が破壊されるかを答えよ。また, その理由を adr が SP の下位 3 ビットであることに基づいて説明せよ。

7 【選択問題】 数学解析と信号処理

配点：(1-1) 5 点, (1-2) 10 点, (2-1) 5 点, (2-2) 5 点, (2-3) 10 点, (3-1) 10 点, (3-2) 10 点, (3-3) 20 点, (4-1) 10 点, (4-2) 5 点, (5-1) 15 点, (5-2) 10 点, (5-3) 20 点

複素関数論とラプラス変換 (Laplace transform) に関する以下の各問に答えよ。ただし導出の過程も示すこと。虚数単位を i と表す。

関数 $f(z)$ が点 $z = a$ において m 位の極 (pole of order m) をもつとき、その点における留数 (residue) は

$$\text{Res}_{z=a} f(z) = \frac{1}{(m-1)!} \lim_{z \rightarrow a} \frac{d^{m-1}}{dz^{m-1}} [(z-a)^m f(z)]$$

で与えられる。また留数定理 (residue theorem) により、単純閉曲線 C (反時計回り) の内部にある特異点 (singularity) $a_1, \dots, a_k$ に対して

$$\oint_C f(z) dz = 2\pi i \sum_{l=1}^k \text{Res}_{z=a_l} f(z)$$

が成り立つものとする。

(1) 以下の各小問に答えよ。

(1-1) 複素関数 $f_1(z) = \frac{1}{z^2 + 1}$ の特異点をすべて求め、それぞれが何位の極であるかを述べよ。さらに各特異点における留数を求めよ。

(1-2) 複素関数 $f_2(z) = \frac{z}{(z-1)^2(z+2)}$ の特異点をすべて求め、それぞれが何位の極であるかを述べよ。さらに各特異点における留数を求めよ。

以下の小問 (1-2)~(1-4) では、複素線積分 (complex line integral) の値を留数定理を用いて求めよ。積分路はいずれも反時計回りとする。

(1-2) $\oint_{|z-i|=1} \frac{dz}{z^2 + 1}$

(1-3) $\oint_{|z|=2} \frac{dz}{z^2 + 1}$

(1-4) $\oint_{|z|=3} \frac{z dz}{(z-1)^2(z+2)}$

(1-5) 実軸上の区間 $[-R, R]$ と上半平面 (upper half-plane) にある半径 R の半円 C_R からなる閉曲線を考える。 C_R 上の積分

$$\int_{C_R} \frac{dz}{z^2 + 1}$$

が $R \rightarrow \infty$ のとき 0 に収束することを、被積分関数の絶対値の評価により示せ。

(1-6) 小問 (3-1) の結果と留数定理を用いて、広義積分 $\int_{-\infty}^{\infty} \frac{dx}{x^2 + 1}$ の値を求めよ。また、得られた値が原始関数を用いた計算と一致することを確認せよ。

(1-7) 同じ閉曲線を用いて広義積分

$$\int_{-\infty}^{\infty} \frac{dx}{(x^2 + 1)^2}$$

の値を求めよ。ただし、被積分関数を複素関数とみたときの上半平面にある極は何位の極であることを明示し、小問 (1-2) と同様の手順で留数を求めること。また、半円上の積分が $R \rightarrow \infty$ で 0 に収束することも示せ。

(2) 変換とシステムについて以下の各小問に答えよ。連続時間系では $t < 0$ において $f(t) = 0$ とし、 $F(s) = \mathcal{L}[f(t)]$ と表す。

(2-1) $F(s) = \frac{1}{(s+1)(s^2+4)}$ の逆ラプラス変換 (inverse Laplace transform) $f(t)$ ($t \geq 0$) を、部分分数分解 (partial fraction decomposition) を用いて求めよ。

(2-2) 小問 (2-1) の $F(s)$ について, 最終値の定理 (final value theorem) $\lim_{t \rightarrow \infty} f(t) = \lim_{s \rightarrow 0} sF(s)$ を適用して得られる値を求めよ。また, 小問 (2-1) で求めた $f(t)$ の $t \rightarrow \infty$ における挙動と比較し, 両者が一致するか否かを理由とともに述べよ。

続いて離散時間系を考える。因果的 (causal) な離散時間システムが差分方程式 (difference equation)

$$y[n] = x[n] + a y[n-1] \quad (a \text{ は実数})$$

で表されたとする。 z 変換 (z -transform) を $X(z) = \sum_{n=-\infty}^{\infty} x[n]z^{-n}$ で定義する。

(2-3) このシステムの伝達関数 $H(z) = Y(z)/X(z)$ を求めよ。また, インパルス応答 $h[n]$ を求めよ。

(2-4) このシステムが BIBO 安定 (bounded-input bounded-output stable) であるための a の条件を, 極 (pole) の位置に基づいて示せ。また, そのとき $\sum_{n=0}^{\infty} |h[n]|$ が収束することを確認せよ。

(2-5) 小問 (1-2) で扱った 2 位の極をもつ複素関数との対応を考える。 $H(z) = \frac{z}{(z-a)^2}$ で表されるシステムのインパルス応答 $h[n]$ を求めよ。(ヒント: $\frac{z}{(z-a)^2}$ は $\frac{z}{z-a}$ を a で微分した形に関係する。)